LSMCVD 공정으로 제조한 BST 박막의 저온 결정화

박진, 정현진, 박승빈, 우성일

한국과학기술원 화학공학과

대전광역시 유성구 구성동 373-1

Crystallization at Low Temperature of BST Thin Films

Prepared by LSMCVD

Jin Park, Hyun Jin Chung, Seung Bin Park, and Seong Il Woo

Department of Chemical Engineering, KAIST

373-1, Kusong-dong, Yusong-gu, Taejon 305-701, Korea

서론

반도체의 고집적화에 따라 메모리 단위 면적당 충분한 충전용량의 확보가 필요하게 되었다. 충전용량을 증가시키기 위해 유전박막의 두께를 줄이거나 3차원적인 구조로 제조하는 방법의 경우, 기존의 SiO2, Si3N4, 또는 SiO2/Si3N4 층으로는 기술적, 경제적 한계에 도달하게 된다. 반면에 고유전율을 가진 물질을 사용할 경우 cell 구조와 제조공정을 간소화할 수 있어 이에 대한 연구가 많이 이루어지고 있다.[1] 이러한 고유전물질로는 PZT(PbZr1-xTixO3) 계열, BST(Ba1-xSrxTiO3) 계열, LiNbO3, Bi4Ti3O12, Y1(SrBi2Ta2O9) 등이 있으며, 이중 BST 박막은 실용온도 범위에서 유전율이 높고 주파수 특성이 우수하다.[2,3]

박막을 제조하는 공정으로는 MOCVD, sputtering, sol-gel, MOD, laser ablation, PLD, 그리고 LSMCVD 등이 있는데, LSMCVD는 고체 전구물질을 용매에 용해시켜 사용 가능하고, 정밀한 조성 조절이 가능하며, 박막의 step coverage를 향상시킬 수 있다는 장점을 가진다.[4-6] 최근 정 등이 barium acetate와 strontium acetate, titanium tetraisopropoxide[TTIP]를 전구체로 사용하여 390의 유전상수와 0.06의 tan □, 그리고 1.5V에서 3.2×10-6A/cm2의 누설전류밀도를 보이는 150nm 두께의 BST 박막을 제조하였다. 정 등은, 박막을 제조하기 위한 열처리 온도가 750℃였다고 보고하였다.[7]

Ba(dpm)2 [dpm:dipivaloylmethane]와 Sr(dpm)2는 비교적 낮은 온도에서 결정성이 이루어진다는 장점을 가지고 있기 때문에 MOCVD 공정에서 사용되는 전구체이나, 열적 안정성의 문제를 가지고 있다.[8] 그러나 LSMCVD는 전구체의 열적 안정성에 영향을 받지 않으므로, 전구물질의 이동중 변질 없이 안정적인 박막의 제조가 가능하다.

본 연구에서는 LSMCVD 방법으로, Ba(dpm)2과 Sr(dpm)2, TTIP를 전구체로 사용하여 BST 박막을 제조하고, 결정성, 표면미세구조, 그리고 전기적 특성을 조사하였다.

실험

Ba(dpm)2, Sr(dpm)2, TTIP를 0.5:0.5:1의 비율로 1-butanol에 용해시켜 전구체 용액을 제조하였으며, Pt(111)/SiO2/Si(100) 기판을 사용하였다. 하부전극인 Pt는 sputtering법으로 증착하였다.

초음파진동자에 의해 mist화 된 전구체 용액은 carrier gas(Ar)에 의해 증착 chamber로 이동하여 기판 위에 증착되어 박막을 형성한다. 형성된 박막을 실온, 진공에서 건조하고, 공기중에서 450℃로 15분간 baking하였으며, 원하는 두께를 얻을 때까지 증착-건조-baking의 과정을 반복하였다. 원하는 두께로 증착된 박막은 산소 분위기에서 650℃ 또는 750℃로 30분 동안 annealing했다.

제조된 박막의 전기적 특성을 측정하기 위한 Metal-Insulator-Metal(MIM) 구조를 만들기 위해, 지름 0.4mm의 Pt 상부전극을 rf-sputtering으로 증착하였다. 제조된 capacitor의 capacitance-voltage(C-V), tan □-voltage, leakage current density-voltage(I-V) 특성을 측정하였으며, 유전상수는 capacitance와 유전박막의 두께로부터 계산하였다.

결과 및 고찰

Fig.1에 각각 650℃와 750℃에서 annealing한 박막의 결정성을 조사한 XRD pattern이 나타나 있다. 이 XRD pattern은 BST(110) 방향의 결정성이 우선적으로 크게 나타나고, BST(100), (200), (211)의 peak도 미약하게 나타난, perovskite 구조의 형성을 보이며, 650℃에서 충분한 결정성이 이루어져 그 이상의 온도에서는 결정성의 변화가 없다는 것을 알 수 있다. 이는 barium acetate와 strontium acetate를 전구물질로 사용해서 제조한 박막에서 충분한 perovskite 구조를 얻기 위해 필요했던 온도인 750℃보다 낮은 온도이다.[7,9]

650℃에서 annealing하여 제조된 박막의 표면이 전체적으로 균일하며, 성장한 결정립이 보이는 SEM 결과가 Fig.2에 있다. 박막의 두께는 150nm이며, 유전상수와 tan □는 0V, 100kHz에서 각각 240, 0.39를 보인다.(Fig.3) 인가전압이 증가함에 따라 유전상수가 감소하는 것은 전극과 계면층에 space charge region이 형성되기 때문이고, 좌우의 비대칭은 상하부 Pt 전극의 제조특성이 다르기 때문이라고 생각된다. Fig.4에서 frequency에 따른 유전상수와 tan □를 나타내었다. Frequency가 증가할수록 유전상수가 점차 감소하다가 100kHz 이상에서는 거의 일정한 값을 보인다.

박막의 누설전류는 1.5V에서 2.5×10-5A/cm2의 값을 보인다.(Fig.5)

요약

LSMCVD 방법을 이용해서 Pt/SiO2/Si 기판 위에 BST 박막을 증착했다. 전구물질로는 열적 안정성이 낮아서 비교적 낮은 온도에서 열분해 후 결정화가 이루어지는 Ba(dpm)2와 Sr(dpm)2, 그리고 TTIP를 1-butanol에 용해시켜 사용하였다. 650℃에서 (110) 방향성이 우세한 perovskite 구조를 갖고 균일한 표면을 보이는 BST 박막을 제조하였고 그 이상의 온도는 결정성에 영향이 없었으며, 유전상수 240, tan □ 0.39 (각각 0V, 100kHz 기준), 누설전류밀도 2.5×10-5A/cm2(1.5V기준)의 전기적 특성을 보였다.

참고문헌

1. A. I. Kingon et al. : MRS bulletin, July (1996) 46

2. Y. Ohno et al. : 1994 Symp. VLSI Tech. Dig. (1994) 149

3. P-Y. Lesaicherre et al. : Tech. Dig. IEDM (1994) 831

4. L. D. McMillan and C. A. Arauzo : U. S. patent 5,119,760 (1992)

5. L. D. McMillan and C. A. Arauzo : U. S. patent 5,138,520 (1992)

6. L. D. McMillan et al. : Integrated Ferroelectrics, 4 (1994) 319

7. H. J. Chung et al. : Integrated Ferroelectrics, 12 (1996) 185

8. T. Kawahara et al. : Jpn. J. Appl. Phys., 33[10] (1994) 5897

9. N. Soyama et al. : Jpn. J. Appl. Phys., 33[9B] (1994) 5268

Fig.1. XRD patterns of BST/Pt/SiO2/Si films annealed at (a) 650℃ and (b) 750℃.

Fig.2. SEM image(□40000) of BST film anealed at 650℃.

Fig.3. Dielectric constant and dielectric loss tangent with applied voltage of Pt/BST/Pt capacitor annealed at 650℃.

Fig.4. Dielectric constant and dielectric loss tangent with frequency of Pt/BST/Pt capacitor annealed at 650℃.

Fig.5. Leakage current density with applied voltage of Pt/BST/Pt capacitor annealed at 650℃.