| 학회 | 한국재료학회 |
| 학술대회 | 2008년 가을 (11/07 ~ 11/07, 차세대융합기술연구원) |
| 권호 | 14권 2호 |
| 발표분야 | 반도체재료 |
| 제목 | 화학적 에칭법을 이용한 연삭 공정을 거친 실리콘 웨이퍼의 파쇄층 제거 및 거칠기 향상 |
| 초록 | 반도체 제조 공정에서 실리콘 Wafer의 표면에는 소자가 형성 되고 소자 형성에 필요한 두께는 20um 정도에 불과하다. 일반적으로 Wafer의 두께는 200~900um로 다양하며 소자 형성 후 불필요한 뒷면을 제거(Grinding)하여 목적에 따라 80~400um 두께로 가공 한다. 이때 Grinding된 면은 기계적인 가공에 의한 Damage층이 존재하며 Rough Mesh Grinding 작업시 Damage 층의 Stress와 내부 Crack의 Notch 작용에 의해 Chip 파손k을 유발한다. 반대의 경우 Fine Mesh(#60이상)로 Grinding된 Si 표면은 이후의 공정에서 Metal Deposition시 Metal과의 밀착력이 떨어져 전기적인 특성 불량 및 Packaging 작업성 불량을 일으킨다. 이런 문제들을 해결하기 위하여 Grinding 공정의 후처리 개념으로 불산, 질산, 초산을 이용한 화학적 에칭을 사용하고 있으나 에칭액 조성에 따른 에칭속도에 관한 연구 결과는 일부 보고 되고 있지만 전기적 특성 향상과 Packaging 작업성 불량에 관계된 Si 표면의 형상과 거칠기에 대한 연구는 보고되지 않고 있다. Chemical Etching에 의해 형성된 표면은 기계적 가공으로 형성된 Grinding 파쇄층과는 표면 형상 일뿐 내부 Crack이 없어 Chip 강도를 떨어뜨리지 않으며 거칠기 또한 Grinding 직후 보다 월등히 높아 Metal Layer와의 Adhesion을 향상 시키고 특성 열화도 방지 한다. (서론) 본 연구에서는 Grinding된 Si(실리콘) Wafer의 Damage Layer(파쇄층) 생성 두께의 변화를 Wheel 구성 입자의 크기에 따라 측정하였다. 또한 Chemical (HF + HNO3 + CH3COOH)을 이용한 Etching 방법으로 Damage Layer를 제거한 후 얻어지는 표면의 형상에 대하여 알아 보았다. 시편은 반도체 제조공정에서 사용되는 n-Type 5Inch Si Wafer를 사용하였으며 Grinding, Chemical Etching 공정을 거친 후 단면 및 표면의 형상을 SEM(Scanning Electron Miscroscope)를 이용하여 관찰 하였다. 시편의 표면 거칠기는 Grinding Wheel 구성 입자의 입도(Mesh)와 Chemical의 조성에 따라 변화하게 되며 Alpha Step을 이용하여 거칠기를 측정하였고 Chemical의 조성이 표면 형상과 거칠기에 미치는 영향을 분석하였다. |
| 저자 | 이동헌1, 구교헌2, 서승국3, 안재상3, 노재승3, 박승식2 |
| 소속 | 1금오공대 산업대, 2케이이씨, 3금오공대 신소재시스템공학부 |
| 키워드 | Etcing; Grinding; Silicon |
