| 학회 | 한국재료학회 |
| 학술대회 | 2015년 봄 (05/14 ~ 05/15, 구미코) |
| 권호 | 21권 1호 |
| 발표분야 | A. 전자/반도체 재료 |
| 제목 | LbL 층 두께 증가에 따른 TSV 구조의 stress 감소 효과 |
| 초록 | High integrated circuit 제작을 위해서 현재 TSV 기술이 연구중에 있으며, TSV patterning을 위해서는 대표적으로 Deep Reactive Ion Etching법이 사용되고 있다. 이 방법은 Mask patterning 후 Isolation etching 및 passivation 형성 공정을 반복하여서 진행하는 공정으로, 대면적의 패턴을 빠른 시간에 제작할 수 있는 장점이 있다. 그러나 공정상의 특징으로 인해 sidewall에 scallop의 발생으로 인해 거친 면이 발생하게 된다. 이로 인해 pattern 내부에 채워진 배선재료를 후속 공정 진행시에 벽면의 Si에 비해 높은 CTE (Coefficient of Thermal Expansion: 열팽창 계수) 값으로 인해 crack 및 peeled off 등의 damage를 받게 된다. 이를 막기 위해서 본 연구에서는 via hole 내부 side wall에 flexible하며, barrier 특성을 갖는 Self-Assembled LbL층을 사용하여서 배선재료의 팽창에 의한 damage 발생 및 Cu protrusion 문제 등을 해결하기 위하여 연구를 진행하였다. Pattern 상부에 LbL 층을 증착할 때 polymer layer 형성시의 electrostatic interaction으로 인해서 scallop의 깊은 면에는 두꺼운 LbL 층이 증착되었으며, scallop이 형성된 뾰족한 부분에는 LbL층이 얇게 형성된 것을 확인할 수 있었다. 이를 통해 LbL 층의 두께 증가시 sidewall에 형성된 scallop의 거칠기를 감소시킬 수 있으며, 뾰족한 부분을 부드럽게 처리할 수 있어서, 상부에 증착되는 metal layer의 열처리 등에 따른 stress focus 등을 막아 줄 수 있음을 확인하였다. Simulation을 통한 TSV 구조에서 LbL 층의 효과 확인시 온도 증가시의 stress 감소 및 sidewall의 damage 전달영역 감소를 확인하였다. |
| 저자 | 정대균, 양희철, 차필령, 이재갑 |
| 소속 | 국민대 |
| 키워드 | <P>Layer-by-Layer; TSV; scallop; roughness</P> |
