| 초록 |
고성능 CMOS 동작에서 가장 중요한 배선공정은 구리를 이용한 전해도금으로 이루어지고 있는데, 오랜 역사를 가지고 있는 구리 전해도금이 최첨단 반도체 기술로 변신을 한 것은 전해도금에 추가로 투입하는 첨가제라는 소재에 기인한다. 가속제(accelerator), 감속제(suppressor) 및 레벨러(leveler)로 분류되는 첨가제의 조합을 통해 CMOS 반도체 제조에 Cu 전해도금이 필수 기술이 되고 있는 것이다. 특히 최근 개발되고 있는 HBM(high bandwidth memory) chip에 필요한 실리콘 관통 비아(through-silicon-via, TSV)는 웨이퍼(wafer)를 관통하여 형성하는 배선으로, 칩(chip)과 칩을 수직으로 연결하여 반도체 소자의 3D 적층을 가능하게 한다. 본 발표에서는 TSV 내부를 구리 전해도금으로 채우기 위한 레벨러를 합성, 상용 가속제, 감속제와 함께 첨가하여, 전기화학 분석과 filling 결과를 바탕으로 메커니즘(mechanism)을 규명한다. |
