| 학회 | 한국재료학회 |
| 학술대회 | 2005년 봄 (05/26 ~ 05/27, 무주리조트) |
| 권호 | 11권 1호 |
| 발표분야 | 반도체재료 |
| 제목 | 게이트를 상정한 코발트니켈 복합 실리사이드의 물성과 미세구조 |
| 초록 | 현대의 일반적인 반도체 소자는 MOSFET(metal oxide silicon field effect transistor)이 주로 채용되고 있으며 소오스와 드레인 사이에 튀어나온 게이트에 전압이 인가되면 채널을 형성시켜 동작되도록 만들어져 있다. 최근 소자의 미세화가 진행되는 과정에서 많은 문제점이 발생되고 있으며 이러한 문제점을 해결하는 방안으로 적절한 두께의 폴리실리콘 미세 패턴을 먼저 만들고 다시 그 상부에 적절한 두께의 금속층을 성막하고 열처리하여 폴리실리콘과 금속을 실리사이드 반응처리 시켜 전체 층을 저저항의 실리사이드로 대치하는 것이 가능하다. 따라서 본 연구에서는 200 ㎚의 열산화막을 가진 p-Si(100) 기판위에 70 ㎚ 두께의 폴리실리콘을 먼저 성막하고 그 상부에 20 nm-Ni/20 nm-Co/Si 또는 20nm-Co/ 20nm-Ni/Si 구조들을 열증착기로 성막하고 진공에서 할로겐 램프 열원을 사용하는 쾌속열처리기(rapid thermal annealer, RTA)로 700～1100 ℃의 온도범위에서 30초간 열처리를 시행하여 전체 적층금속/폴리실리콘층 모두가 적정한 두께로 폴리실리사이드화 하는지의 여부와 폴리 실리사이드 상부의 표면조도, 결정구조, 조성분포, 계면에서의 미세구조를 확인하여 게이트를 상정한 실리사이드화 공정의 가능성을 확인하였다. RTA 실리사이드화 처리 결과 온도가 상승하여도 1100 C까지의 고온에서도 폴리실리사이드는 낮은 저저항값을 보였으며 XRD, AFM, AES를 이용하여 형성된 복합 실리사이드의 결정구조와 상변화를 확인할 수 있었다. |
| 저자 | 김상엽, 송오성, 정영순 |
| 소속 | 서울시립대 |
| 키워드 | composite silicide; gate; coblat; nickel; salicide; poly silicon |
