| 학회 | 한국재료학회 |
| 학술대회 | 2013년 가을 (11/06 ~ 11/08, 제주롯데호텔) |
| 권호 | 19권 2호 |
| 발표분야 | A. 전자/반도체 재료(Electronic and Semiconductor Materials) |
| 제목 | Layer-by-Layer Self Assembled 층의 Barrier layer 특성 연구 |
| 초록 | 최근 전자소자의 개발에 따라, 우수한 EM 저항성과 낮은 비저항을 갖는 Cu를 이용한 10 - 20 nm 급의 초미세 공정기술이 개발되고 있다. 그러나 미세 pattern에서 Cu 사용시, 집적도를 증가시키기 위해서 선폭 및 두께를 감소시켜 비저항이 급격히 증가하게 된다. 또한 Cu가 Si 및 SiO2로 빠르게 확산되는 문제를 방지하기 위하여 확산방지층을 형성하게 될 때 두께가 더욱 감소하게 된다. 또한 고온의 공정으로 인하여 Cu 및 Si 등의 팽창으로 인하여 mechanical damage가 발생하거나, 3차원적 칩배치를 통한 TSV (Through Silicon Via) 구조 등에서는 폭의 감소에 의한 RC delay 문제가 떠오르면서, 문제해결 기술에 관한 연구가 활발히 진행 되고 있다. 이런 Cu 팽창에 따른 문제점 해결을 위해서 본 연구에서는 LbL 자기조립층 (Layer-by-Layer Self-Assembled layer)를 이용하여 Pattern 형태에서 이용 가능한 확산방지층을 연구하였다. LbL 층은 PAH (polyallylamine hydrochloride) 및 PSS (polystyrene sulfonate)를 이용하여 적층 구조에서의 Diffusion Barrier Layer property를 확인하였다. LbL 층간의 두께에 따라 700℃ 고온에서의 vacuum annealing 시에도 Barrier layer특성을 확인하였으며, 상부 CVD Cu 증착시에 Glue layer 특성 확인을 통해 Cu와 SiO2와의 계면신뢰성을 확인하였다. 또한 High aspect ratio를 갖는 via pattern에서의 LbL층의 용액 Dipping법을 이용하여 PAH/PSS층의 연속적인 layer 형성 조건 및 CVD Cu filling 조건을 확보하였으며, 이를 통해 large pattern 에서의 LbL barrier / Cu seed layer 처리 결과를 확인하였다. |
| 저자 | 정대균, 이치영, 이재갑 |
| 소속 | 국민대 |
| 키워드 | Layer-by-Layer; Self Assembled Monolayer; CVD |
