화학공학소재연구정보센터
학회 한국재료학회
학술대회 2004년 가을 (11/05 ~ 11/05, 인하대학교)
권호 10권 2호
발표분야 제 7회 신소재심포지엄
제목 실리콘웨이퍼의 65nm Particle 제어
초록 급속한 집적회로의 제조기술의 발달로 인해 최근 10년간 반도체의 회로 선폭은 지속적으로 축소되어 왔다. 최초 8” wafer 도입 시기인 1990년대 초반에는 약 0.5 um의 회로 선폭이 이용되어 4MDRAM을 양산 하였으나, 0.35 / 0.25 / 0.20 / 0.17 / 0.15 / 0.13 um을 거쳐 현재는 0.11 um으로 512M DRAM급 이상을 양산하고 있으며, 0.09 um 가 내년에는 주력 기술로 등장할 예정이다. 이에 발 맞추어 실리콘 웨이퍼 표면에 존재하는 particle 제어에 대한 요구수준도 지속적으로 강화되고 있다. 0.2 um에서 시작하여 0.16, 0.12, 0.10, 0.08를 거쳐 현재는 0.065 um (65nm) 크기의 particle을 관리하기 시작하고 있으며, 조만간 50nm크기의 particle 까지도 관리 해야할 것으로 예상된다.
Particle을 관리하기 위해서는 particle 을 측정하는 기술이 우선되어야 하는데 이 부분의 발전은 첨단 전자기술의 발달로 눈부실 정도이다. 그리고 해당 particle을 1:1로 모양을 분석하고 성분을 파악하는 것이 중요하다. 그리고 이러한 정보를 토대로 세정 공정, 그리고 보다 근본적인 원인 공정인 polishing 공정에 대한 기술개발이 필요하다. 그리고 완제품을 보관하는 환경과 package 재료에 대한 검토도 필요하다. 물론 이러한 모든 과정이 수행되는 clean room 환경 조절도 많이 강화되어져야 한다.
Particle 측정기에서 측정할 수 있는 크기가 미세화 함에 따라 주력 particle 군도 시기적으로 많이 변화하고 있다. 0.2 um 급에서는 주로 Airborne particle이 문제였다. 0.12 um 급에서는 최초로 결정결함이 표면에 노출되어 발생하는 COP (crystal originated particle)이 대두되어 급기야는 COP-free crystal의 개발까지 이어 졌다. COP-free crystal의 개발은 또 다시 cleaning 쪽의 공정개발에 획기적인 기여를 하였다. Cleaning 공정에서 발생하는 Dryer pattern이나 포장 후 발생하는 Degradation haze를 제어하게 되었다. 0.08 급에서는 COP와 cleaning 문제가 다 해결되고 polishing에서 기인하는 slurry residue가 문제가 되기 시작했다. 이들은 개수는 상대적으로 적지만 특성상 표면적이 넓고 또한 국부적으로 오염원을 포함할 가능성이 높아 실제로 소자수율 저하가 확인되기도 하였다. 가장 최근의 문제는 기존 COP보다 작은 크기의 fine COP 문제가 65nm 급에서 확인되었고, 또한 실제 particle이 아니지만 particle counter에서 측정되는 미세 표면 거칠기인 haze가 웨이퍼 공정 특성에 따라 변화되는 양상을 보여 공정개발의 대상이 되고 있다. 과연 50nm 크기의 particle에서는 어떠한 양상의 표면 결함이 대두될지 관심의 대상이다.
저자 배기만
소속 MEMC Korea 주식회사
키워드 실리콘; 웨이퍼; 세정; Particle
E-Mail