| 학회 | 한국재료학회 |
| 학술대회 | 2015년 봄 (05/14 ~ 05/15, 구미코) |
| 권호 | 21권 1호 |
| 발표분야 | G. 나노/박막 재료 |
| 제목 | 그래핀과 실리콘의 접합계면에 TiO2 interlayer를 적용한 barristor소자의 전기적 특성 평가 |
| 초록 | Barristor는 인가하는 게이트 전압에 따라 그래핀과 실리콘의 Schottky barrier가 변하는 현상을 이용하여 on-off 비율를 조절하는 소자이다[1]. 하지만 반도체와 금속의 접합 시 형성되는 Fermi level pinning 현상에 의해 인가하는 게이트 전압의 변화에 따라 Schottky barrier가 부분적으로만 변화하거나, 고정되는 문제로 소자의 스위칭 특성이 제대로 구현되지 못하는 문제가 발생한다. 본 연구에서는 금속과 반도체의 접합계면에 얇은 절연막을 삽입하여 Fermi level pinning을 제어하고[2], 그래핀과 실리콘의 계면 사이에 형성되는 결함을 줄인 연구결과[3]에 착안하여, 그래핀과 실리콘의 접합계면에 계면절연막을 적용한 barristor 소자를 제작했다. 계면절연막은 ALD공정을 이용하여 약 1nm의 TiO2 를 증착했고, 절연막을 최적화하기위한 post deposition anneal온도를 split하여 RTA 를 진행했다. 실험 결과Interlayer를 적용한 barristor 소자가 interlayer를 적용하지 않은 소자에 비해서 ideality factor와 On/Off 전류 특성이 개선되어 그래핀과 실리콘의 계면 사이에 interlayer를 적용하는 방법으로 barristor 소자의 전기적 특성을 향상시킬 수 있는 가능성을 확인했다. 사사: 본 연구는 산업통상자원부와 KSRC(Korea Semiconductor Research Consortium)가 공동으로 지원하는 미래반도체소자 원천기술개발사업(과제번호 10044842)의 연구결과로 수행되었음 [1] H. Yang et al., Science. 336, 6085, pp. 1140-1143(2012), [2] A.Agrawal et al., APL 104, 112101 (2014), [3] J.-H. Lin et al., Thin Solid Films 550 (2014). |
| 저자 | 유원범1, 장경은1, 박우진1, 심창후1, 양진호1, 황현준1, 김현구2, 이한보람2, 이병훈1 |
| 소속 | 1광주과학기술원, 2인천대 |
| 키워드 | graphene; interlayer; barristor |
