| 초록 |
실리콘 관통전극(Through Silicon Via, TSV)공정은 웨이퍼 혹은 다른 종류의 칩을 수직방향으로 쌓는 3D 적층 패키지 기술의 일환으로, 기존의 패키지 방법들에 비해 고직접화, 고대역폭, 저전력, 빠른 동작속도 등의 장점때문에 각광받고 있다.TSV 공정은 일반적으로 미세 비아(via) 홀을 형성한 후, 홀 내부의 구리 전해도금을 이용하여 전기적인 연결통로를 만들어 낸다. 전기도금 과정에서 종횡비가 매우 큰 비아 홀을 채우기 위해 첨가제(additives)가 사용되는데, 일반적으로 억제제(suppressor), 평탄제(leveler), 가속제(accelerator)로 구성되어 있다. 이 중 평탄제는 비아 내부, 외부 각 위치에 따라 구리도금의 증착속도를 제어하는 역할을 한다. 평탄제는 화학적인 구조나 성질에 따라 TSV의 채움 성능을 크게 좌우한다.본 연구에서는 평탄제의 구조 말단에 벤질(Benzyl)기의 유무 및 개수에 따라 합성을 진행하였다. 합성된 평탄제들의 전기화학적인 분석 결과를 바탕으로 TSV에 적용시켜 보았고, TSV 채움 성능을 비교하였다. 이를 통해 구조 말단에 벤질(Benzyl)기를 가지는 평탄제가 TSV 채움 공정에 미치는 영향에 대해 알아보았다. |
