| 학회 | 한국재료학회 |
| 학술대회 | 2004년 가을 (11/05 ~ 11/05, 인하대학교) |
| 권호 | 10권 2호 |
| 발표분야 | Display |
| 제목 | 전계유도 방향성 결정화 특성과 다결정 실리콘 박막트랜지스터의 제작 |
| 초록 | 최근 다결정질 실리콘 박막 트랜지스터(poly-Si thin film transistor)는 디스플레이 패널에서 능동 영역 액정 표시소자(AMLCD)의 스위칭 소자나 구동소자, OLED(organic light emitting diode) 등 활용 분야가 넓어 매우 주목받고 있다. 저온 다결정 실리콘(Low temperature poly-silicon (LTPS))을 형성하는 여러 가지 방법 중 FALC(field aided lateral crystallization) 공정은 금속 촉매와 비정질 실리콘이 반응하여 형성된 실리사이드상을 전계 효과를 이용하여 결정화를 진행시키는 방법으로 높은 결정화 속도와 전계에 의해 특정 방향으로 결정화를 유도할 수 있는 등의 많은 장점이 있다. 이를 박막 트랜지스터(thin film transistor)에 적용할 경우 채널 영역 내의 잔존하는 금속상을 극소화하여 금속 오염을 줄일 수 있으며, 동시에 비정질 실리콘 박막의 결정화 시간을 단축하여 공정 시간을 줄일 수 있다. 본 연구에서는 Ni을 금속 촉매로 결정화를 진행하여 인가하는 전계에 따른 결정화 양상을 연구하였고 상용 유리 기판 위에 박막 트랜지스터를 제작하였다. 800Å 비정질 실리콘 위에 Active 영역을 형성한 후 PR 마스크 패턴을 이용하여 source와 drain 지역에 phosphorus를 도핑하고 결정화 촉매로 Ni을 증착하였다. 비정질 실리콘의 결정화는 질소 분위기의 관상로(tube furnace)를 이용하여 500℃에서 5시간 동안 진행하였다. 결정화시 전계는 직류전원 공급장치(DC power supply)를 이용하여 source와 drain 직접 연결된 Mo에 인가하였다. 게이트 구조를 형성하기 위해 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition (PECVD))으로 게이트 산화막(SiO2)을 1000Å 증착하였다. 게이트 전극으로는 물리적, 화학적으로 비교적 안정한 Mo를 사용하였다. FALC 공정으로 제작된 박막트랜지스터의 전기적 특성을 측정한 결과 80.2cm2/Vs의 전계효과 이동도와 6.85×10-6의 최대 on/off 전류비를 나타내었으며, 누설전류는 Vg=-5V에서 5.68×10-11A로 측정되었다. |
| 저자 | 장현웅, 김현철, 최덕균 |
| 소속 | 한양대 |
| 키워드 | electric field; poly-si TFT |
