Korean Journal of Materials Research, Vol.9, No.5, 491-495, May, 1999
The Effect on the Microroughness of Si Substrate by Metallic Impurity Ca
The Effect on the Microroughness of Si Substrate by Metallic Impurity Ca
초록
본 연구에서는 금속 불순물 중에서 열 공정 후 표면 거칠기에 영향을 끼치는 Ca 오염에 대하여 연구하였다. 인위적으로 오염을 시킨 후 금속 불순물의 오염량은 TXRF를 이용하여 측정하였고 요염물의 화학적 분석은 AES를 이용하여 분석하였다. 각 공정에서의 표면 거칠기의 변화는 AFM 을 이용하여 측정하였다. 그리고 200Å 의 산화막을 성장시킨 후 산화막과 산화막을 제거한 계면의 미세 거칠기도 AFM 을 이용하여 측정하였다. 그리고 산화막의 전기적 특성은 SPV를 이용하여 소수 전하 확산 거리를 측정하였고 또한 MOS 구조를 만들어 누설 전류 밀도와 절연 파괴 전압을 측정하였다. 인위적 오염된 Ca 의 놓도는 10 11~10 12 atoms/cm2 정도였으며 Ca 의 오염의 형태는 SEM 파 AES 로 분석시 파티클 형상으로 Ca, Si, O, C 의 화합물이었다. 인위적 오염을 시킨 후 표면의 미세 거칠기는 초기의 1.5Å 에서 오염이 큰 경우에는 4Å으로 증가하였다. 200Å 의 산화막을 성장시킨 후 인위적 오염이 발생했던 산화막의 미세 거칠기는 bare 기판과 별 차이가 없었다. 그러나 산화막을 제거한 계면의 미세 거칠기는 오염이 증가한 경우 초기의 미세 거칠기와 비슷한 수준인 3.78Å 까지 증가하였다. 산화막을 성장시킨 기판의 소수 전하 확산 거리는 오염이 증가할 수록 강소하여 bare 기판의 절반정도인 167 μm까지 감소하였다 . I-V 측정을 통한 절연 파괴 전압은 오염이 큰 경우 초기의 8MV 에서 6.1MV 까지 감소하였으며 누설 전류 밀도의 경우도 약간 증가하였다.
In this study, we focus on Ca contaminant which affects on the roughness of Si substrate after thermal process. The initial Si substrates were contaminated intentionally by using a standard Ca solution. The contamination levels of Ca impurity were measured by TXRF and the chemical composition of that was analyzed by AES. Then we grew the thermal oxide to investigate the effect of Ca contaminants. The microroughness of the Si surface, the thermal oxide surface， and the surface after removing the thermal oxide were observed by using AFM. The minority carrier diffusion length, leakage current, and breakdown voltage of thermal oxide were measured to examine the electrical characteristics. The initial substrates that were contaminated with the standard solution of Ca exhibited the contamination levels of 10 11~10 12 atoms/cm2 which was measured by TXRF. The Ca contaminants were detected by AES and exhibited the peaks of Ca, Si, C and O. After intentional contamination, the surface microroughness of this initial substrate was increased from 1.5 Å to 4 Å as contamination levels became higher. The microroughness of the thermal oxide surface of both contaminated and bare Si substrates exhibits similar values. But the microroughness of the ∞ntaminated Si/SiO2 interface was increased as contamination increased. The thermal oxide of contaminated substrate exhibited the small minority carrier diffusion length, low breakdown voltage, and slightly high leakage current.
- Kern W, J. Electrochem. Soc., 137, 1887 (1990)
- Chang CY, Sze SM, ULSI Technology, (McGraw-Hill, New York, 1996).
- Kern W, Handbook of Semiconductor Wafer Cleaning Technology, (Noyes Publication, New Jersey, 1993).
- Liehr M, Mat. Res. Soc. Symp. Proc., 259, 3 (1992)
- Ohmi T, Ultraclean Teclmology, 6, 49 (1992)
- Graf D, Gruder M, Muhlhoff L, Delfino M, J. Appl. Phys., 69, 620 (1991)
- Alay J, Verhaverbeke S, Vandervorst W, Heyns M, Jpn. J. Appl. Phys., 32, 358 (1993)
- Ohmi T, lmaoka T, Sugiyama I, Kezuka T, J. Electrochem. Soc., 139, 3317 (1992)
- Ohmi T, Miyashlta M, Itano M, Imaoka T, Kawanabe I, IEEE Trans. Electron Devices, 39, 537 (1992)
- Verhaverbeke S, Dielectric Braakdown in Thermally Grown Oxide Layers, Katholieke Universiteit, Leuven (1993).