| 학회 | 한국재료학회 |
| 학술대회 | 2015년 봄 (05/14 ~ 05/15, 구미코) |
| 권호 | 21권 1호 |
| 발표분야 | A. 전자/반도체 재료 |
| 제목 | Polished & Epitaxial Si Wafer에서 Al2O3 MOS Gate Stack 특성 비교 |
| 초록 | 금속-산화물-반도체(MOS) Stack은 MOSFET, 캐패시터 등 다양한 전기적 소자에 활용되고 있으며, 특히, 최근에는 고유전체 절연막 (High-k Dielectric)을 이용하여 산화막의 등가 두께 (Equivalent Oxide Thickness, EOT)를 줄이며 동시에 높은 Oxide Capacitance를 확보하는 게이트 스택 공정이 보편화되고 있다. 따라서, 채널 층 반도체인 실리콘과 차세대 채널 소재들에 대한 고유전체 절연막이 적용된 게이트 구조를 가지는 MOS 소자의 다양한 특성들 또한 지속적으로 보고 되어지고 있다. 본 연구에 사용한 Al2O3는 ~8.8eV의 넓은 밴드갭을 가진 산화물 반도체로서, 절연막으로서의 우수한 터널링 누설전류에 대한 장벽 에너지를 제공하고, 소재 자체의 낮은 결함밀도, 높은 온도에서 열 안정성 및 접촉 안정성 그리고 낮은 누설 전류의 특성으로 많은 분야에서 연구가 진행되고 있다. 본 연구에서는 MOS Stack에서 실리콘 기판의 종류에 따른 Pt/Al2O3/Si MOS Stack의 기판 효과를 분석하고자 하였다. 실리콘의 기판은 폴리싱된 실리콘 기판(Polished Wafer)과 에피택셜 처리한 실리콘 기판(Epi-wafer)을 사용하였고, 원자층 증착법(Atomic Layer Deposition, ALD)을 이용하여 Al2O3를 증착하였다. Pt는 E-beam Evaporator을 이용하여 증착하였다. MOS Stack을 효과적으로 분석하기 위해서 Atomic Force Microscope (AFM)을 사용하여 표면 거칠기를 분석하였고, 산화물과 실리콘 사이의 계면에서의 화학적 측정으로 X-ray Photoelectron Spectroscopy (XPS)를 사용하였다. I-V measurement를 통하여 누설전류 level을 확인하였으며, C-V measurement를 통하여 정전용량, 평탄전압 및 문턱전압 등을 측정하여 각 기판에서의 MOS Stack의 전기적 특성을 비교 분석하였다. 최종적으로 Polished wafer, Epi-wafer의 기판 차이에 따른 성능의 차이를 분석하였으며, 이는 MOS Stack 기반의 Logic 소자를 구현함에 있어서 중요한 지표로 사용될 수 있다. |
| 저자 | 박유민, 김진서, 서형탁 |
| 소속 | 아주대 |
| 키워드 | MOS Stack; Al2O3; Polished wafer; Epi-wafer |
