| 초록 |
최근 휴대전화, PDA, 디지털 카메라와 같이 전자제품들이 소형화, 경량화, 고기능화가 활발히 진행되고 있다. 이를 이루기 위해서는 보다 소형화되고 기능이 향상된 전자 패키지의 개발이 요구되고 있다. 또한, 고집적도 메모리 소자가 개발됨에 따라 기존의 전통적인 패키지용 기판 디자인을 갖는 기계적 드릴링 공정은 쓰루홀과 솔더볼 랜드 위치에 따른 솔더볼 피치 감소 및 초고속 시그널 전달에 한계점을 나타내고 있다. 현재 이러한 제약을 해소할 다양한 구조에 대한 개발이 활발하게 진행되고 있으며 Via-on Pad 기술 또는 Build up 등을 수직으로 Stack화하는 기술 등이 개발되어지고 있다. 여러 빌드업 공법 중 B2it(buried bump interconnection technology) 기술은 원추모양의 마이크로 범프(bump)를 한쪽 면에 형성하고 열압착하여 프리프레그(prepreg)를 관통시킨 후 동박과 적층하여 다른 층을 도통시키는 방법으로 기존의 드릴과 동 도금을 대체한 공법으로써 설계상의 라우팅 한계를 극복하고, 공정을 단축시켜 원가를 절감할 수 있는 획기적인 방법이다. 그러나 B2it 공법을 적용한 기판의 안정적인 전기적 회로 구성을 위해서는 범프의 형상에 따른 전기적 접촉저항이 제품의 사용수명 기간 동안 열적 스트레스에 대해 안정적으로 접합되어야 하는 한계를 가지고 있다. 따라서 본 연구에서는 B2it공법을 적용한 플래시 메모리 기판에 대한 열충격 시험, 고온고습시험, 고온가압기험, 리플로우시험, 열응력 시험의 신뢰성 시험을 실시하였고 이때 기판의 절연저항 변화를 관찰하였다. 그리고 신뢰성시험 후 고장발생시편에 대한 고장원인분석을 진행하였으며 그 결과를 개발품 제작 공정에 적용하여 개선품을 제작하였고 개선품에 대한 신뢰성을 확인하였다. |
